(JP) 日本国特許庁 (JP)

①特許出願公開

®公開特許公報(A)

昭59—169225

⑤ Int. Cl.³H 03 K 17/687 19/094 識別記号

庁内整理番号 7105-5 J 7631-5 J

③公開 昭和59年(1984)9月25日

発明の数 1 審査請求 未請求

(全 3 頁)

分集積回路

②特 月

願 昭58-43469

②出

願 昭58(1983)3月16日

仍発 明 者 岡野安伸

東京都港区芝五丁目33番1号日 本電気株式会社内

切出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

79代 理 人 弁理士 内原晋

明 紅田 看

1. 発明の名称 集積回路

2. 特許請求の範囲

出力用絶縁ゲートトランジスタのドレインに該出力用絶縁ゲートトランジスタの動作電圧よりも高い脳値電圧を有する第1および第2のトランジスのゲート、ドレインを接続し、該第1および第2の電源端にそれぞれ接続したことを特徴とする集機回路。

3. 発明の詳細な説明

本発明はMOS集散回路、特に出力パッファ用のMOSトランジスタの保護回路に関する。

出力がパッファとして1つのMOSトランジス タにより構成されたものがあるが、かかる単MOS 出力パッファに於いて、特性上、MOSトランジ

スメのドレインサイズを大きく出来ない場合、第 1図の様に、1個のダイオード2をMUSトラン シスタのドレインに接続することによってMOS トランジスタ2を保護することになる。通常大き な出力電流を要求されない単MOSトランジスタ のドレインサイスは小さい。そのため、保護ダイ オードとして働くドレインの道流容量が小さくな る。とのととから、出力強子に正・負の静電パル スを印加した場合、正の静谧パルスに対しては、 電流経路が無い。よって、ダイオード2の逆方向 の耐圧で破壊運圧が決まることになり、静電破壊 に対する保護も低下する。逆に、負の併復パルス に対しては、電流経路がダイオード2の順方向を 通して流れるため、単MOSトランジスタ1の保 腰として動作するが、通常は、ダイオード2の大 きさは、単MOSトランジスタのドレイン艦に依 存する。とのため、小出力電流単MO8トランジ スメ1のドレインサイズが小さいことは、保護メ イオード2のサイズが小さいことを意味する。つ まり、静電気の放電電流が小さい。とのように、

特與昭59-169225 (2)

第1図で示した保護回路では、特に小さな出力は 流しか要求されないMOSトランジスタに対して は、高電圧による舒電破壊に対する効果は少ない という欠点がある。

そこで、静電破壊強度をさらに強くするために、第2図の様な保護回路が提案されている。この保護回路が提案されている。この保護回路は、第1図の単MOSトランジスタ1のドレイン側に抵抗「Dを直列に接続するものである。との抵抗「Dに電視制限の作用を行なりもので、これによって単MOSトランジスタ1とダイオード2とに印加される電圧が緩和される。しかし、ドレイン側に抵抗「Dを直列に接続するために、出力電流が必要以上に低下する欠点がある。逆に、出力電流が必要以上に低下すると、バターンザイズが必然的に大きくなる。

本発明は単MOS出力パッファートランジスタ 素子において、衆子の電気的特性を低下させると となく、十分な保護効果を奏するようにする事を 目的とする。

単MOSトランジスタ3,4は回路動作,単MOS 出力パッファートタンジスタ1の特性,あるいは 負荷 Re に影響を及ぼす事もなく、またパターン 上ボンディングパッド近辺に配置出来るのでペレ ットサイズにも影響を及ぼす事もない。

次に、動作原理について説明する。

本発明は、出力パッファトランジスタの動作地 圧よりも高い関値を有するMOSトランジスタを 2つ用意し、これらのドレインおよびゲート出力 パッファトランジスタのドレインに接続し、そし てソースを電源端子にそれぞれ接続することを特 類とする。

以下、実施例に従って説明する。

第3図は、本発明の一実施例を示すものである。 出力パッファMOSトランジスタ1のドレイン制 に、このトランジスタ1の動作選圧よりも高い 値電圧をもったMOSトランジスタを2個設け、 各MOSトランジスタ3・4のゲートおよびドレインを出力パッファMOSトランジスタ3のソース は接近し、MOSトランジスタ3のソース は接地端子へ、MOSトランジスタ4のソースは 高電位 Vc の電源供給端子へそれぞれ接続する。 簡述のように、MOSトランジスタ3,4の関値 電圧は単MOS出力パッファートランジスタ1の 動作電圧よりも高く設定しておく必要がある。

との様にする事により、高い閾値意圧をもった

正電位が印加されるため、とのトランジスタ4が オンし、電流は高電位に流れる。

とのように、本発明による破壊防止効果は優れている。 尚、本実施例はNチャネルMOSトランジスタで示したがPチャネルMOSトランジスタにも適用される。

4. 図面の簡単な説明

第1図および第2図は従来の保護回路を示す回路図、第3図は本発明の一実施例を示す回路図、 第4図、第5図、第6図は本発明の動作を説明するための図である。

1 ……出力パッファMOSトランジスタ、2 … …出力パッファMOSトランジスタのドレイン倒 ダイオード、3 , 4 ……高い配値電圧をもった MOSトランジスタ。

代理人 弁理士 内 原



